這導(dǎo)致封裝部件的交付周期延長,尤其是使用 HBM 的部件。
另一個挑戰(zhàn)是先進(jìn)封裝產(chǎn)能在地理上集中,這帶來了風(fēng)險。超過 80% 的尖端封裝(用于 AI/HPC 的 2.5D/3D)發(fā)生在亞洲(中歐臺灣、韓國和中國大陸的一些地區(qū))。一次中斷可能會產(chǎn)生巨大影響。地緣政治動向也迫在眉睫:中美貿(mào)易緊張局勢導(dǎo)致對先進(jìn)芯片技術(shù)的出口管制,2025年美國政府一度考慮對進(jìn)口半導(dǎo)體征收關(guān)稅。如果廣泛實施,此類關(guān)稅可能會對全球芯片的典型流通造成不利影響,考慮到大幅擴(kuò)大產(chǎn)能需要時間,預(yù)計至少到2025年交貨時間仍將很長。
HBM 的采用和 Chiplet 設(shè)計趨勢
小芯片的興起與HBM(高帶寬內(nèi)存)的采用齊頭并進(jìn),HBM 成為向這些計算引擎提供數(shù)據(jù)的首選解決方案。HBM 是一種專用的3D堆疊 DRAM,位于封裝內(nèi),提供比傳統(tǒng)外部內(nèi)存高一個數(shù)量級的帶寬。
為了將 HBM 集成到設(shè)計中,芯片架構(gòu)師不得不采用異構(gòu)集成技術(shù)——本質(zhì)上是芯片集 (chiplet) 設(shè)計。與其采用效率低下的 GPU 芯片集搭配巨大的片上 SRAM,不如采用 GPU 芯片集 + HBM 芯片集,并將其集成在中介層上。
然而現(xiàn)在,人工智能的經(jīng)濟(jì)效益證明了 HBM 無處不在——吞吐量的提升超過了成本。
值得注意的是,雖然內(nèi)部小芯片設(shè)計占主導(dǎo)地位(每家公司都為其產(chǎn)品制造定制芯片),但人們對開放的小芯片生態(tài)系統(tǒng)很感興趣。就目前而言,“小芯片經(jīng)濟(jì)”主要集中在能夠投資整個多芯片系統(tǒng)設(shè)計的大公司內(nèi)部。
隨著 AI 模型對內(nèi)存帶寬的需求不斷增加,高帶寬內(nèi)存集成度將持續(xù)增長。HBM3E計劃于2025年實現(xiàn)更高的速度(每堆棧約1.2 TB)。進(jìn)一步來看,HBM4 將于 2026-27 年問世,可能會增加 DRAM 層數(shù)(12 層或 16 層堆棧),甚至引入內(nèi)存邏輯(DRAM 層下方高級節(jié)點上的“基礎(chǔ)邏輯芯片”)。有趣的是,這意味著內(nèi)存供應(yīng)商自己將在 HBM 中使用 chiplet 概念- 本質(zhì)上是將 HBM 堆棧的基礎(chǔ)轉(zhuǎn)變?yōu)檫壿?chiplet(基于 3-5 nm 技術(shù)),用于處理上述 DRAM 的電源管理、ECC 和 RAS 功能。這模糊了內(nèi)存和邏輯之間的界限,并且需要內(nèi)存供應(yīng)商和代工廠之間的緊密合作(事實上,據(jù)報道 SK Hynix 和 Micron 將把他們的 HBM4 基本芯片制造外包給臺積電的 3 nm,而三星計劃使用自己的 4 nm 作為其 HBM4 基本芯片)。所有這些都進(jìn)一步束縛了生態(tài)系統(tǒng)——所有這些都進(jìn)一步束縛了生態(tài)系統(tǒng)——到 HBM4 到來時,一個封裝可能需要三個不同的工藝節(jié)點(3 nm 上的 GPU、5 nm 上的 HBM 基本芯片、專用 DRAM 節(jié)點上的 DRAM 層)。這種異構(gòu)性必須通過先進(jìn)的封裝來結(jié)合。掌握這種集成(并解決諸如在微小區(qū)域內(nèi)消耗千瓦的堆棧的散熱等挑戰(zhàn))的公司將處于領(lǐng)先地位。